The Proof of Correctness of a Fault-Tolerant Circuit Design

机译：容错电路设计的正确性证明

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
William R. Bevier; William D. Young;
展开▼
作者单位

展开▼
年度 1991
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design of a fault-tolerant three-dimensional dynamic random-access memory with on-chip error-correcting circuit [J] . Mazumder P. IEEE Transactions on Computers . 1993,第12期

机译：具有片上纠错电路的容错三维动态随机存取存储器的设计
2. Design of a novel fault-tolerant voter circuit for TMR implementation to improve reliability in digital circuits [J] . R.V. Kshirsagar, R.M. Patrikar Microelectronics reliability . 2009,第12期

机译：设计用于TMR的新型容错表决器电路，以提高数字电路的可靠性
3. An Error Detect and Correct Circuit Based Fault-tolerant Reconfigurable Logic Device [J] . Qian ZHAO, Yoshihiro ICHINOMIYA, Yasuhiro OKAMOTO, 電子情報通信学会技術研究報告. リコンフィギャラブルシステム. Reconfigurable Systems . 2010,第204期

机译：基于检错和纠错电路的容错可重构逻辑器件
4. A provably correct design of a fault-tolerant clock synchronization circuit [C] . Miner, P.S., Padilla, . 1992

机译：容错时钟同步电路的经过验证的正确设计
5. Design, modeling, simulation, circuit design, and proof-of-concept for transporting PCI data over Ethernet. [D] . Daniel, David A. 2010

机译：通过以太网传输PCI数据的设计，建模，仿真，电路设计和概念验证。
6. Rigorously modeling self-stabilizing fault-tolerant circuits: An ultra-robust clocking scheme for systems-on-chip [O] . Danny Dolev, Matthias Függer, Markus Posch, -1

机译：严格建模自稳定的容错电路：片上系统的超鲁棒时钟方案
7. Design of a fault-tolerant threedimensional dynamic random-access memory with on-chip error-correcting circuit [O] . Pinaki Mazumder 1993

机译：具有片上纠错电路的容错三维动态随机存取存储器的设计
8. The design and proof of correctness of a fault-tolerant circuit [R] . Bevier, William R., Young, William D. 1990

机译：容错电路的设计和正确性证明

The Proof of Correctness of a Fault-Tolerant Circuit Design

著录项

引文网络

相似文献

相关主题

期刊订阅